Szybka jednostka serwomechanizmu oparta na CPLD i enkoderze absolutnym

Obecnie silniki serwo w krajowych maszynach CNC są ogólnie wyposażone w przyrostowe enkodery, podczas gdy dokładność enkoderów przyrostowych nie jest zbyt wysoka, a wyjście jest sygnałami równoległymi. Aby poprawić jego dokładność, konieczne jest zwiększenie projektu enkodera. Trudność i zwiększ wyjście równoległych sygnałów, które nie sprzyjają komunikacji na duże odległości między serwozorządem a enkoderem. Używany jest bezwzględny enkoder, z tym wyjątkiem, że jego dokładność jest kilkakrotnie wyższa niż w przypadku enkodera przyrostowego. Szybka komunikacja szeregowa oszczędza linie komunikacyjne w zakresie komunikacji na duże odległości. Na drugim końcu enkodera CPLD i enkoder bezwzględny są używane do szybkiej komunikacji szeregowej. Następnie CPLD przekształca odebrane informacje enkodera w równoległą transmisję danych. DSP w oddziale serwomechanizmu wykonuje kontrolę arytmetyczną. Niniejszy artykuł zapewni projekt oprogramowania i sprzętu szybkiej komunikacji szeregowej między CPLD i Absolute Encoder .

Projektowanie sprzętu

Sprzęt składa się głównie z trzech modułów: zasilacza, CPLD i jego obwodów peryferyjnych oraz obwodu interfejsu bezwzględnego enkodera.

Moduł zasilania

Moduł zasilania składa się z obwodu zasilacza przełączającego i układu zasilacza DC/DC, jak pokazano na rysunku 1.

Zasilanie przełączające na rysunku przekształca napięcie siatki 220 V AC w ​​+5 V, +15 V, -15 V. Zasilanie przełączające może odfiltrować różne zakłócenia w siatce mocy, a transformator zasilacza przełączającego będzie wynosił 220 V AC, a wyjście wynosi + 5 V, + 15 V, -15 V, obwód wewnętrzny wykorzystuje również TL431 do regulacji Szerokość impulsu przewodzenia rurki przełącznika, więc lepsza jest anty-interferencja, bezpieczeństwo, stabilność i napięcie zasilania. TPS7333 to układ DC/DC. Napięcie prądu stałego +5V jest konwertowane na stabilne napięcie prądu stałego +3,3 V do użycia przez CPLD. TPS7333 ma lepszą wydajność konwersji, niezawodność i regulację napięcia. Może być stosowany w zakresie napięcia +3,77 V- +10 V. Przekształcenie +3,3 V powoduje wypalenie CPLD ze względu na zbyt wysokie napięcie wejściowe.

CPLD i jego moduły obwodu peryferyjnego

CPLD i jego moduły obwodu peryferyjnego składają się głównie z CPLD, CPLD Programming Pobranie Obwód interfejsu (interfejs JTAG), obwód interfejsu DSP, aktywnego oscylatora kryształu, obwodu konwersji poziomu i ADM485 oraz jego obwodów peryferyjnych (obwód interfejsu odpowiedzialny za komunikację z Encoderem) . Rysunek 2).

Ten projekt CPLD wykorzystuje EPM570T44C5 Altera, który należy do Maxa II Altera. Max II ma niższy koszt niż maks. I i zużywa mniejszą energię. Urządzenie ma więcej komórek makro, a opóźnienie urządzenia jest kontrolowane w ciągu 6 ns. Przy wysokiej wydajności koszty EPM570T144C5 ma 570 makrokomórków. Liczba pinów na układie wynosi 144, z czego 116 jest dostępnych portów we/wy, więc zasoby tego układu są wystarczające. CPLD jest głównie odpowiedzialny za szybką komunikację szeregową z bezwzględnym enkoderem i jest kontrolowana przez polecenie DSP w celu przekazania danych enkoderów i innych informacji do DSP.

Interfejs JTAG służy głównie do pobierania pliku wykonywalnego do CPLD, zainstalowania środowiska programistycznego firmy Altera - Quartus II na komputerze PC i opracowanie pisemnego programu VHDL w tym środowisku programistycznym, aby upewnić się, że kompilacja nie jest wolna od błędów a funkcja jest zaimplementowana. Podłącz kabel pobierania do interfejsu JTAG i pobierz płytę CPLD za pomocą narzędzia do pobierania programowania dostarczonego przez Quartus II.

Interfejs DSP składa się z 8 linii danych, 3 linii adresowych i 1 linii kontrolnej. 8 linii danych jest odpowiedzialnych za przeniesienie danych enkodera i innych informacji. 3 linie adresu są odpowiedzialne za przesyłanie poleceń DSP i dekodowanie w terminalu CPLD. CPLD przesyła dane enkodera lub inne informacje do DSP przez 8 linii danych zgodnie z dekodowanym poleceniem. Linia sterująca uzupełnia głównie synchroniczną kontrolę CPLD i DSP.

Oscylator aktywnego kryształu 20 m zapewnia głównie zegar odniesienia dla CPLD. Pod napędem sygnału zegara CPLD generuje szybkość transmisji 2,5 MB/s do komunikacji z enkoderem i generuje zegar 10 m Hz dla niektórych sygnałów sterowania logicznego. Zapewnienie częstotliwości zegara 20 m Hz wymaga napięcia 3,3 V DC z zasilania.

Obwód zmiany poziomu jest głównie odpowiedzialny za przekształcenie 3,3 V na 5 V lub 5 V na 3,3 V, ponieważ porty rdzenia i I/O CPLD wymagają napięcia zasilania 3,3 V, które jest wymagane dla ADM485 i enkoderów bezwzględnych. Zarówno napięcie zasilania, jak i obwód sterownika portu I/O wynoszą 5 V, więc konieczne jest przekonwertowanie 3,3 V na 5 V lub 5 V na 3,3 V z układem konwersji poziomu LVC4245A.

ADM485 i jego obwody peryferyjne to połączenie sprzętowe między CPLD i absolutną komunikacją enkoderową. Napięcie działające ADM485 wynosi 5 V, a jego maksymalna prędkość komunikacji wynosi 5 MB/s. Zastosowanie dwóch układów ADM485 do dokowania komunikacji może poprawić zdolność przeciw interferencji na linii komunikacyjnej, a najdłuższa odległość transmisji może osiągnąć 1,2 km. Obwód peryferyjny pokazano na rycinie 3. Prawa połowa linii kropkowanej należy do obwodu peryferyjnego enkodera bezwzględnego. Rezystory podciągające i rozciągnięte wynoszą 1k omów, bieżący rezystor ograniczający wynosi 220 omów, a SDAT ADM485 to styk wyjściowy danych. ADM485 IS SRQ to styk wejściowy danych, DE z ADM485 jest zewnętrznym pinem sterującym, pin ten jest kontrolowany przez CPLD. Ponieważ protokół komunikacji RS-485 jest pół-dupleks, ADM485 może znajdować się tylko w stanie wysyłania danych lub otrzymywania danych. Gdy ADM485 jest DE High, ADM485 jest w stanie wyjściowym danych (to znaczy CPLD odbiera dane). Gdy DE z ADM485 jest niski, ADM485 jest w stanie wprowadzania danych (to znaczy CPLD wysyła dane).